課程大綱：
CadenceAllegroSiP-APD封裝設(shè)計(jì)培訓(xùn)
【課程詳情】
【課程簡(jiǎn)介】
Cadence Allegro系統(tǒng)互連平臺(tái)能夠跨集成電路、
封裝和PCB協(xié)同設(shè)計(jì)高性能互連。
應(yīng)用平臺(tái)的協(xié)同設(shè)計(jì)方法，
工程師可以迅速優(yōu)化I/O緩沖器之間和跨集成電路、
封裝和PCB的系統(tǒng)互聯(lián)。
該方法能避免硬件返工并降低硬件成本和縮短設(shè)計(jì)周期。
約束驅(qū)動(dòng)的Allegro流程包括功能用于設(shè)計(jì)捕捉、
信號(hào)完整性和物理實(shí)現(xiàn)。
由于它還得到Cadence Encounter與Virtuoso平臺(tái)的支持，
Allegro協(xié)同設(shè)計(jì)方法使得的設(shè)計(jì)鏈協(xié)同成為現(xiàn)實(shí)。
【培訓(xùn)目的】
掌握Cadence Allegro SiP-APD封裝設(shè)計(jì)。
【學(xué)習(xí)】
芯片封裝背景知識(shí)、
芯片封裝基板、
封裝設(shè)計(jì)前的準(zhǔn)備、
建立芯片零件封裝、
建立BGA零件庫(kù)、
導(dǎo)入網(wǎng)表文件、
電源銅帶和鍵合線設(shè)置、約束、
布線和鋪銅、
后處理和制造輸出、
協(xié)同設(shè)計(jì)、
封裝項(xiàng)目設(shè)計(jì)案例。
加入高級(jí)會(huì)員獲得助教答疑
